Fitxers EWB associats a aquest document:

1. Dibuixeu l'esquema anterior per avaluar els dos tipus de dispositius indicadors. Prepareu la taula que generarà el Word Generator (WG).

Part 1: anàlisi del display set segments sense descodificador.

 

2. La taula del WG activarà directament els set segments del display amb set entrades (sense descodificador). Observeu les connexions de les sortides del WG, i com activen cadascun dels set segments. A cada step de l'instrument es van escrivint en aquest indicador els números 0, 1, 2,...9, A,B,C,D,E,F es a dir, els 15 símbols emprats per a representació en hexadecimal. Aquests números no corresponen al número real generat pel WG.
3. Assenyaleu en vermell l'indicador del display i feu HELP. Us sortiran les característiques d'aquest display. també les podeu veure en els apunts que se us han subministrat. Relacioneu aquestes característiques amb els resultats observats.

Part 2: anàlisi del display set segments amb descodificador.

4. En els dos displays esmentats, apareix el contingut numèric, en hexadecimal, dels números generats pel WG. Observeu que la indicació dels displays coincideix amb la indicació hexadecimal del WG (part inferior-dreta de l'instrument).

Part 3: anàlisi del display set segments amb descodificador (2).

5. Munteu els esquemes indicats, i prepareu el WG amb les combinacions indicades. Feu-lo funcionar en la modalitat STEP; observeu les indicacions dels dos displays, i relacioneu-les amb cada contingut dels nombres generats pel WG.

 





6. Que veurem si connectem el display tal com està en la part 1 de la pràctica?

Part 4: anàlisi del display set segments sense descodificador i un circuit driver per a activar-lo.

L'esquema que s'ha de muntar i els continguts del WG estan indicats a continuació.

Els continguts del WG poden ser com a la part 3.

Observeu que per a activar el display, utilitzem un circuit descodificador BCD a set segments. El codi BCD només admet els números 1 a 9; observeu que els continguts del WG que s'utilitzen van de 0000 fins a 1111, es a dir, des de 0 fins a F. Quan activem el WG, en modalitat STEP, el display funciona perfectament des de 0 fins a 9; a partir d'aquí la indicació que dóna no té cap sentit.

Analitzeu bé l'esquema, i diferencieu-lo dels anteriors.

Observeu la funció del integrat genèric descodificador BCD a set segments.

El conjunt del descodificador i display set segments indicats a l'esquema, fa la mateixa funció que el display analitzat anteriorment? Quines diferències remarcables observem?

Per a avaluar el seu funcionament, heu de considerar:

• Entrades de senyal: de A fins a I (9 entrades)
• Sortides: són EVEN (=1 si hi ha un nombre parell de "1" a l'entrada); ODD = EVEN'.

1. Dibuixeu el circuit; poseu una taula de 16 números per que els generi el WG (procureu que n'hi hagi amb nombre parell i senar de "1" i verifiqueu la correcta encesa dels LED segons el contingut del conjunt A..H (I = 0 sempre perquè el WG només admet 8 bits i el 74280 té 9 entrades). Per a completar l'avaluació, s'indica el contingut dels 4 bits de menys per (D,C,B,A) amb un display set segments, i un per als 4 bits de més pes (H,G,F,E).
2. Retireu tots els indicadors i displays que tingueu; retireu també el WG i connecteu un Convertidor Lògic (CL) per a obtenir la taula de veritat de ODD i de EVEN. Observeu que són 8 entrades, i per tant genera 256 línies; tardarà un temps en fer-ho. Quan tingueu cada taula de veritat, observeu la seva equació i també que no és possible simplificar-la.

Part 2. Realització de les mateixes funcions que el 74280 amb portes OR Exclusiva.

3. Prepareu l'esquema representat verifiqueu que realitza les mateixes funcions que l'integrat 74280, analitzant-lo amb el WG i amb el CL.
4. Observeu com es genera la funció ODD a partir de EVEN; és la forma de realitzar una porta NOT amb una OR-X. Anoteu en els vostres apunts aquesta forma de fer-ho.
5. Prepareu l'esquema amb integrats que continguin OR-X i verifiqueu el circuit.

 



Part 3. Anàlisi d'un sistema de comunicacions senzill amb detecció d'errors.

L'esquema representat és el típic amb un equip emissor d'informació, un canal de comunicació i un equip receptor. la informació es transmet per mitjà de paquets de 8 bits en un cable paral·lel. El sistema l'hem dotat amb un sistema de detecció d'errors de comunicació construït a partir d'un 74280 a l'emissor i al receptor.

6. Observeu i analitzeu les diferents connexions dels dos 74280, a emissor i a receptor. Com funciona el sistema?
7. Connecteu el WG al bus de comunicacions a emissor (A..H) amb una taula preparada amb 16 paraules de 8 bits (procureu que n'hi hagi amb nombre parell i imparell de "1") i verifiqueu el funcionament del sistema. No té que detectar cap error.
8. Modifiqueu el sistema, utilitzant ODD en lloc de EVEN.
9. Simulació d'una avaria. En el canal de comunicacions, simulem l'avaria situant una porta NOT inserida en una de les 8 línies del canal. Ara un "1" transmès serà rebut com a "0" i a l'inrevés; per tant, hi ha una avaria. Observeu els indicadors set segments inclosos en emissor i en receptor i el detector d'avaria. Opera correctament el sistema?

1. Analitzeu les característiques del circuit integrat, amb el HELP del programa o bé consultant els apunts. Observeu la funció del pin STROBE (G) i com s'ha de connectar per habilitar el circuit. també podeu veure que hi ha la sortida Y i la seva inversa W = Y'.
2. Prepareu en el WG la seqüència 000 fins a 111 i connecteu-lo a les tres entrades de selecció. El display ens indicarà quina és l'entrada de dades D0...D7 que passarà a la sortida Y.
3. Prepareu entrades D0 fins a D7 amb commutadors mecànics; els dos displays ens indicaran els continguts en les entrades. Poseu un indicador lluminós a la sortida Y per a poder avaluar el correcte funcionament de l'integrat.
4. Analitzeu el funcionament de l'integrat per tres o quatre diferents combinacions D0..D7 i variant en cada cas les entrades de selecció amb WG. La sortida Y ha de correspondre al contingut del D0...D7 seleccionat pels tres bits A, B, C
5. Observació i anàlisi de la conversió de dades paral·lel/sèrie. Situeu, per exemple, els interruptors parells (0,2,4,6) a "1" i tots els imparells a "0" (o qualsevol altra combinació que us agradi més). Connecteu el WG a S0, S1 i S2, preparat per a generar números des de 000 fins a 111. Connecteu l'analitzador lògic (AL) amb els tres canals de dalt de la pantalla a S0, S1 i S2, i l'últim canal a Y. Engegueu el WG en modalitat BURST i podreu veure les set entrades D0..D7 ordenades temporalment en la sortida Y. Comproveu la correspondència entre els continguts S2, S1, S0, els valors de cada D0..D7 i la sortida Y visualitzada.

Part 2. Muntatge del 74151 en l'entrenador i avaluació de l'integrat real.

6. Realitzeu el circuit simulat en part 1 amb l'entrenador, substituint el WG per commutadors i avaluant el funcionament del circuit.

Part 3. Anàlisi de les tècniques d'extensió dels multiplexors.

7. Volem multiplexar 16 entrades utilitzant 2 integrats 74151. Una solució que es pot adoptar és observar la funció del pin G, anomenat STROBE. Mireu que fa, fent HELP en el programa, o bé estudiant els apunts. Les connexions per a resoldre el problema es poden veure en el següent esquema:



Analitzeu el funcionament del circuit, amb paper i llapis i simulant-lo amb ordinador, i comproveu que realitza la funció de multiplexació per a 16 entrades (i, per tant, calen 4 entrades de selecció (S3, S2, S1, S0)

 

Part 4. Realització d'equacions lògiques utilitzant multiplexors.

8. Analitzeu amb paper i llapis i amb l'ordinador aquest mètode de disseny de circuits digitals utilitzant multiplexors, seguint pas a pas el següent problema.

Equació Z = A'B'C'D+A'BC'D'+A'BC'D+A'BCD+AB'C'D'+AB'CD+ABC'D realitzada amb multiplexor 74251.

Procés de disseny:

4. Esquema. Analitzeu amb el CL l'esquema, i verifiqueu que compleix l'equació lògica que ha de resoldre.



5. Verifiqueu-lo experimentalment muntant el circuit en l'entrenador d'electrònica digital.

Taula del circuit:

Equació:

Z = A'B'C'D+A'BC'D'+A'BC'D+A'BCD+AB'C'D'+AB'CD+ABC'D (1)

Z = A'BC'+A'C'D+A'BD+AB'C'D'+AB'CD+BC'D (2)

Solució amb el multiplexor 251.

Z = A'B'C'D+A'BC'D'+A'BC'D+A'BCD+AB'C'D'+AB'CD+ABC'D

Z = A'BC'+A'C'D+A'BD+AB'C'D'+AB'CD+BC'D

Dissenyeu amb paper i llapis circuits implementats amb multiplexor que realitzen les funcions especificades a continuació.

1. Realitzeu un generador de paritat ODD per a un bus de 4 bits (A,B,C,D).
2. S = A'B'CD'+A'BCD'+A'BCD+AB'CD'+ABCD
3. Z = A'BC'+AB'C'+ABC'

Part 7. Anàlisi d'una configuració amb multiplexors.

4. Utilitzant dos CI 74153 (2 multiplexors de 4 entrades) i un multiplexor extra, podem configurar un multiplexor de 16 entrades. Analitzeu i verifiqueu el circuit proposat

Els blocs D(Q..I), D(A..K) i S(0..4) són commutadors de línia a +5V o a 0V.

1. Anàlisi del semisumador incorporat al EWB. Dibuixeu l'esquema i amb instrumentació adient (WG + AL, o bé amb el CL), heu d'obtenir la taula de veritat de la suma (S ) i del carry ("acarreo" o transport) (C).



2. Realitzeu i verifiqueu un circuit amb portes lògiques (no cal que siguin totes del mateix tipus) que generi també S i C.
3. Anàlisi del sumador complert incorporat al EWB. Feu l'anàlisi de l'operador funcional incorporat al EWB, de forma similar a com ho hem fet amb el semisumador.



4. El sumador total és pot realitzar també amb portes lògiques, amb les entrades Ci, A, B i les sortides S i Co. És pot fer a partir de les taules de veritat de les dues sortides i simplificant per Karnaugh o bé amb el CL.

Part 2: Anàlisi d'un sumador de números de quatre bits realitzat amb sumadors totals.

Esquema a la pàgina següent.

5. Analitzeu el sumador de 4 bits, muntant-lo amb el programa i verificant el correcte funcionament amb el WG (posicionant 16 números A i B de quatre bits variats). Observeu bé la funció dels carry in i carry out de cada sumador elemental; la connexió del carry in del primer sumador i la utilització del carry out a l'últim sumador.

Part 3: Disseny d'un restador binari utilitzant sumadors totals d'un bit.

6. Recordant que la resta binària és pot convertir en una suma binària utilitzant la tècnica del complement a 1 o bé del complement a 2, dissenyeu un esquema construït a base de sumadors totals de dos bits que realitzi la resta entre dos números de quatre bits; el resultat pot ser positiu, zero o negatiu; com s'indica en el vostre restador el signe?

Esquema: sumador de números de quatre bits realitzat amb sumadors totals de números d'un bit.



Part 4: Anàlisi de la ALU (Unitat Aritmètico-Lògica) 74181.

7. Estudieu les possibilitats de la ALU 781, analitzant les 16 funcions lògiques i les 16 funcions aritmètiques que realitza, seleccionades per M (funcions aritmètiques o lògiques) i pels 4 bits de selecció S0, S1, S2, S3. Observeu també la funció del carry in en les funcions aritmètiques.

Esquema: circuit preparat per avaluar les funcions de la ALU 74181.



8. Analitzeu l'esquema d'avaluació de l'integrat i dibuixeu-lo amb el programa. Per a visualitzar el carry out podeu utilitzar, si ho preferiu, un display set segments, com s'ha fet amb l'anàlisi dels sumadors.
9. Poseu valors de 4 bits pels operants A i B amb el WG (procureu valors ben variats) i analitzeu les diferents funcions de la ALU, tant aritmètiques com lògiques. Verifiqueu manualment els resultats que ens dóna la ALU.
10. Utilitzant dues ALU 74181, dissenyeu un circuit que sumi (només sumi) dos números de 8 bits, donant el resultat complert.

 

Part 5: Anàlisi del sumador de 4 bits 4008 (tecnologia CMOS).

El circuit d'avaluació és el següent:



 

11. Analitzeu l'esquema d'avaluació de l'integrat i dibuixeu-lo amb el programa. Per a visualitzar el carry out podeu utilitzar, si ho preferiu, un display set segments, com s'ha fet amb l'anàlisi dels sumadors.
12. Poseu valors de 4 bits pels operants A i B amb el WG (procureu valors ben variats) i verifiqueu manualment els resultats que ens dóna el sumador.

2. Circuit de test.

4. Resultats del test:

De forma pràctica, es pot escriure el Complement a 1 d'un número binari intercanviant tots els 0 i 1: 0« 1.

Complement a 2 = Complement a 1 plus 1.

Exemple:

a) Número N = AH; en binari: N = 1010.

Complement a 1: Ca1(N) = 0101

Complement a 2: Ca2 (N) = Ca1(N) plus 1 = 0110

b) Número M = BH; en binari: M = 1011.

Complement a 1: Ca1(M) = 0100

Complement a 2: Ca2 (M) = Ca1(M) plus 1 = 0101

En decimal, AH és 12 i BH és 13; per tant, BH - AH = 1, i AH - BH = -1. Ara comprovarem aquestes operacions en binari.

Resta de dos números: M - N = M plus Ca2(N) = M plus Ca1(N) plus1.

M - N = M plus Ca2(N) = 1011 plus 0110 = 10001; el resultat és 0001; el 1 inicial és el carry out; el valor de

carry out=1 indica que el resultat és positiu.

N - M = N plus Ca2(M) = 1010 plus 0101 = 01111; el carry out = 0 (0 inicial indica que el resultat és negatiu, i per tant està expressat en Complement a 2. Observeu quin és el seu valor:

1111 és el complement a 2 d'un determinat número; el complement a 1 d'aquest número és:

Ca1 = Ca2 - 1 = 1110; per tant el número buscat és 0001.

1. Analitzeu l'esquema indicat, obtenint la taula de veritat de les sortides E, G, L i verificant que detecten a nivell alt, respectivament, A=B, A>B i A<B.
2. Deseu el circuit anterior amb el nom "Compara". És important per a realitzar altres parts de la pràctica.
3. Heu d'obtenir una solució del circuit anterior utilitzant només portes NAND de 2 inputs, muntar el circuit amb circuits integrats i verificar que funciona correctament.

En aquesta part, crearem un component nou a mida per al nostre ús i l'emmagatzemarem en el EWB. Seguiu el següent procés:

1. Recupereu Compara.
2. Marqueu tots els components amb el ratolí, excepte els 5 terminals d'entrada (els dos bits A i B, i les tres sortides E,G i L).
3. Activeu Circuit/Subcircuit, i doneu el següent paràmetre: Name: Comp(1); a continuació, activeu Move from circuit.
4. Ha quedat una finestra anomenada Comp(1) amb els cinc terminals de connexió preparats. Tanqueu aquesta finestra. Ara queda el banc de treball del EWB en blanc.
5. Amb la pantalla en blanc, obriu el primer magatzem de components que hi ha a l'esquerra, amb l'etiqueta A. veureu que hi ha el Comp(1) que heu creat vosaltres.
6. Porteu aquest component a la pantalla i verifiqueu que fa les funciones establertes en el disseny.

Part 3. Disseny d'un comparador de números de 2 bits.

Recupereu Compara i deseu-lo amb un altre nom (per exemple, Comp4). Ara heu de dissenyar, utilitzant el component Comp(1) i les portes lògiques que calguin, un circuit que compari el número A (A₁A₀) amb el número B (B₁B₀) i ens generi G=1 si A>B, L=1 si A<B i E=1 si A=B.

Si no aconseguiu fer el disseny, a continuació hi ha dues possibles solucions. A la segona, la sortida L es genera a partir de les sortides E i G, ja que si no es veritat que A>B ni que A=B, obligatòriament s'ha de verificar que A<B.

Verifiqueu les funcions E,L,G del comparador a partir de tres o quatre entrades A i B diferents. La informació sobre les funcions incorporades al 7485 i connexions s'han de veure en un catàleg tècnic. El circuit d'avaluació de l'integrat l'heu de dissenyar.

Munteu l'esquema indicat, declareu-lo com a subcircuit amb el nom teclat, i guardeu-lo amb el nom que vulgueu (però recordeu el nom).

1. Amb el fitxer on heu guardat el teclat anterior, munteu el circuit d'avaluació indicat i guardeu-lo amb un nom nou.
2. Estudieu les característiques de l'encoder 74147. podeu veure els apunts o ver el HELP del programa EWB. Algunes qüestions que heu de remarcar són:

• És un codificador decimal (10 entrades) a binari (4 bits de sortida; amb 3 bits només podríem arribar de 0 a 7, o sigui, 8 entrades).

• Les entrades més altes tenen prioritat sobre les més baixes. Observa a la taula de veritat els estats indiferents X que indiquen la prioritat creixent de cada entrada respecte a l'anterior.

• Funciona amb lògica negativa, tant a l'entrada com a la sortida. És a dir: les entrades estan normalment a "1", i s'activen quan es posen a "0"; el mateix a les sortides, observeu que si canvieu els 0 per 1 i a l'inrevés en els 4 bits de sortida, tindreu els números binaris tal com els coneixeu.

• Només hi ha 9 entrades activables (de 1 fins a 9); l'entrada 0 (la menys prioritària) està activada per defecte si no n'hi cap altre activada.

1. Avalueu el circuit, verificant la concordància dels resultats obtinguts amb les característiques esmentades.

Part 3. Avaluació de l'encoder 74148.



2. Investigueu les característiques de l'integrat 74148, en particular les entrades i sortides que admet, i les funcions dels pins especials E1, E0 i GS.
3. Munteu un circuit per avaluar l'integrat 74148 i verifiqueu les seves característiques.

Part 4. Codificador decimal a binari sense prioritat realitzat amb una matriu de díodes.



4. Analitzeu el funcionament d'aquest codificador molt simple realitzat amb díodes i verifiqueu el seu funcionament. Observeu que no té cap tipus de prioritat.

Part 5. El codi binari i el codi BCD.

La transformació de codis binari a BCD i a l'inrevés és un problema de lògica combinacional i es pot resoldre amb portes lògiques. Una solució més senzilla és utilitzar els integrats 74184 i 74185, els quals resolen el problema. Els dos integrats estan formats per memòries ROM, on hi estan gravades les correspondències entre els dos codis. Aquests dos integrats no estan disponibles amb el simulador EWB, però si els podem assajar en un circuit d'avaluació real.

5. Preneu nota de les dades de catàleg dels CI 74184 i 74185, anotant la funció de cada connexió, i munteu un circuit que permeti avaluar la funcionalitat de cada integrat.

Part 6. El codi de Gray

El codi Gray és molt habitual en sistemes de captació de dades, on cal que només hi hagi un bit diferent entre un estat i el següent. Això permet detectar molt fàcilment errors. Els dos circuits següents són codificadors de codi binari a codi Gray.

6. Verifiqueu el codificador proposat, connectant el generador de paraules a l'entrada i l'analitzador lògic a la sortida. És un codificador binari - Gray?
7. Representeu el codificador anterior amb portes lògiques i realitzeu-lo amb integrats TTL.



Part 7. El descodificador de 7 segments 7447.

Com hem estudiat a la primera pràctica d'aquesta unitat, el simulador EWB disposa de dos displays de set segments: un que incorpora un descodificador intern binari-set segments i un altre sense aquest descodificador. Aquest segon display és l'opció més realista que podem trobar en el mercat, i cal afegir un integrat driver per a controlar-lo. Aquest driver és un descodificador binari-set segments. En tecnologia TTL hi ha, entre altres, els integrats 7446, 7447, 7448 i 7449. Cadascun té unes propietats i funcions ben definides que podeu estudiar en el catàleg tècnic. Analitzem l'integrat 7447 avaluant el seu funcionament.



8. Analitzeu l'esquema proposat per avaluar el 7447 i verifica les connexions. Estudieu la funció de les entrades de control LT', BI/RBO' i RBI' i les condicions de funcionament per a cada combinació d'aquestes entrades.
9. Prepareu el generador de paraules amb un cicle 0..9 i simuleu el funcionament del circuit. Observeu que els dos displays indiquen sempre el mateix valor, dins del rang 0..9. Per què?
10. A partir del nombre 9, i fins a F hexadecimal, el primer display indica el valor del nombre que entra al 7447; el segon display ofereix una informació sense cap significat. Per quin motiu funcionen ara de manera diferenciada els dos displays?

1. Estudieu les característiques dels dos integrats genèrics que s'utilitzaran en aquest muntatge. Sobretot, analitzeu bé la coherència de les funcions dels dos integrats (fan funcions inverses) i el sistema d'Enable de cadascun. Observeu les connexions del teclat al codificador.
2. En una pràctica on hi hagi el subcircuit teclat creat anteriorment, recupereu-la i deseu-la amb un altre nom. Esborreu tot excepte el subcircuit teclat i munteu l'esquema indicat.
3. Per avaluar el funcionament del sistema, poseu les entrades 0,2,4,6 a nivell H i les entrades 1,3,5,7 a nivell L. Amb el WG, poseu totes les combinacions possibles de selecció i analitzeu el funcionament.
4. Si tot ha anat bé, haureu observat dues coses:

1. El desmultiplexor inverteix l'entrada emesa.
2. El desmultiplexor no diferència un "1" transmès de l'absència de transmissió.

1. Repetiu l'experiència substituint la connexió de W per Y al multiplexor. Observeu els efectes i relacioneu-lo amb la taula de veritat del multiplexor genèric.

Part 2. Anàlisi del sistema codificador-descodificador construït amb els integrats 74148 (codificador binari 8 a 3 línies amb prioritat) i 74138 (descodificador binari 3 a 8).

2. Estudieu les característiques dels dos integrats que s'utilitzaran en aquest muntatge. Sobretot, analitzeu bé la coherència de les funcions dels dos integrats (fan funcions inverses) i el sistema d'Enables de cadascun. Observeu la utilització del Enable Output del codificador per activar al descodificador, i les connexions del teclat al codificador.
3. En una pràctica on hi hagi el subcircuit teclat creat anteriorment, recupereu-la i deseu-la amb un altre nom. Esborreu tot excepte el subcircuit teclat i munteu l'esquema indicat.
4. Analitzeu exhaustivament, provant diferents possibilitats amb teclat, el funcionament del sistema codificador-descodificador. Feu atenció al funcionament dels dos integrats, que donen sortides actives a nivell baix (L), no a nivell alt (H).
5. Poseu G1 del 74138 a 5V, desconnectant la connexió a Eo del 74148. Observeu l'efecte sobre el funcionament del circuit descodificador i relacioneu aquest efecte amb la taula de veritat del 74138.

 



Part 3. Anàlisi d'un sistema multiplexor-desmultiplexor.

6. Analitzeu les característiques del dos integrats que s'utilitzen en la pràctica, i observeu com es transmet el bus de selecció del multiplexor S2S1S0 al desmultiplexor, i la utilització de la informació multiplexada Y per a activar un Enable del desmultiplexor.
7. Munteu el circuit amb el subcircuit teclat i deseu-lo amb un nom no utilitzat fins ara.
8. Per avaluar el funcionament del sistema, poseu les entrades 0,2,4,6 a nivell H i les entrades 1,3,5,7 a nivell L. Amb el WG, poseu totes les combinacions possibles de selecció i analitzeu el funcionament.
9. Si tot ha anat bé, haureu observat dues coses:

1. El desmultiplexor inverteix l'entrada emesa.
2. El desmultiplexor no diferència un "0" transmès de l'absència de transmissió.

1. Realitzeu un generador de paritat ODD per a un bus de 4 bits (A,B,C,D).
2. S = A'B'CD'+A'BCD'+A'BCD+AB'CD'+ABCD
3. Z = A'BC'+AB'C'+ABC'

1. Realitzeu l’equació Z = BD + A’B’D’ + AB’CD’ amb un multiplexor adequat. Verifiqueu el resultat.

Com resoldre de forma ràpida:

1/ Entreu l'equació en el CL i demaneu-li la taula de veritat.

2/ Preneu nota dels "1" de la taula de veritat.

3/ Feu la taula i compareu-la amb la del multiplexor. Una de les possibles solucions:

Connexions del Mx: Entrades de selecció: A = D; B = C; C = B; entrades de dades: d0 = A'; d1 = d3 = d4 = d6 = 0; d2 = d5 = d7 = 1.

4/ Munteu el circuit i verifiqueu-lo amb CL o amb WG i AL.

2. Dissenyeu un circuit en el qual l’entrada sigui un número N de quatre bits i la sortida sigui el seu complement a 2.

Complement a 2 = Complement a 1 plus 1.

El Complement a 1 s'obté invertint tots els bits del número.

El número A, amb tots el bits invertits (per tant, el Comp a 1 de A) és suma al número 0000, amb un carry inicial a 1.

Un altra forma de fer-ho és posant el carry inicial a 0, i sumant Comp a 1 de A amb B = 0001.

Un altra forma, es utilitzant una UAL 181.

Obtenció de la taula de veritat:

Circuit:

6. Verifiqueu que el curcuit següent és un sumador - restador i analitzeu el seu funcionament.

1. Un sistema digital admet a la seva entrada dos números binaris de quatre bits A i B; a la sortida, hi ha el número més gran dels dos: F = major(A,B).

SOLUCIÓ 1. (Una de les possibles solucions).

Connectem adequadament l'ALU 74181 per a realitzar l'operació A-B (S = 6H); el carry out (C_N+4)detecta si el resultat és positiu o no.

Per a seleccionar ara A o B, utilitzem quatre multiplexors de 2 inputs cadascun d'ells; seleccionem simultàniament entre A3 i B3, A2 i B2, A1 i B1, A0 i B0 amb el C_N+4 . L'integrat 74157 conté quatre multiplexors d'aquest tipus, tots ells controlats per un mateix bit de selecció anomenat A/B.

SOLUCIÓ 2. (Una de les possibles solucions).

En lloc del multiplexor, s'utilitza una segona ALU74181, connectada per a realitzar operacions lògiques (M=H), i posicionant els bits S (S3,S2,S1,S0) adequadament a FH(1111) si A és el número més gran, i a AH (1010) si B és el número més gran; la posició dels S és fa amb el CN+4 de la ALU74181 primera, segons la taula:

2. A l’entrada d’un sistema digital, hi ha dos números binaris de quatre bits A i B, i un bit de selecció K. A la sortida F hi ha el següent:

SOLUCIÓ. (Una de les possibles solucions).

La ALU està posicionada per fer operacions aritmètiques (M = L), i a les entrades S s'han de posar les combinacions adequades per sumar (S = 9H) o restar (S = 6H):

Per tant, a partir del bit d'entrada K s'ha de realitzar un sistema digital que generi:

Resultant les equacions: S3 = S0 = K'; S2 = S1 = Cn = K

3 A l’entrada d’un sistema digital, hi ha dos números binaris de quatre bits A (A3 A2 A1 A0) i B (B3 B2 B1 B0) ; a la sortida Z d'un bit és verifica el següent:

SOLUCIÓ 1. (Una de les possibles solucions).

La ALU 74181 es connecta per a realitzar l'operació OR exclusiva entre les entrades A i B, bit a bit; per tant, S = 6H (0110), i per a detectar que tots els bits són diferents posem una AND a les quatre sortides F3,F2,F1,F0 (que estaran nivell H només en aquest cas):

Z serà Z=1 només quan es compleixin les condicions especificades i 0 en qualsevol altre cas.

SOLUCIÓ 2. (Una de les possibles solucions).

No cal utilitzar la ALU74181, hi ha una solució aparentment molt més simple utilitzant només portes OR exclusiva i una AND final:

Circuit real, amb integrats:

4 Dissenyar un sistema digital convertidor de codi hexadecimal (números de quatre bits, de 0000 fins a 1111, és a dir, de 0 fins a F en hexadecimal) en codi BCD (o decimal), és a dir, de 0 fins a 15.

SOLUCIÓ 1. (Una de les possibles solucions)

Si N < AH (1010), N1 = 0; N0 = N

Si N AH (1010), N1 = 1; N0 = N plus 6

Circuit realitzat. En primer lloc, s'ha de discriminar si N < AH o no; com que AH = 1010, mirant els números posteriors a AH podem veure que tots ells tenen N3 = 1, i que N2 =1 o bé N1 = 1 (o tots dos); els números anteriors a AH no compleixen simultàniament aquestes condicions. Per tant, una possible forma de detectar que N AH és amb el bit K, relacionat així: K=N3·(N2+N1).

Utilitzant la ALU181, connectem el número N a l'entrada A, i a B hem de connectar o bé el número 0 si N < AH, o bé el número 6 si N AH. Amb K podem fer la construcció dels quatre bits de l'entrada B:

Les entrades de selecció S s'han de posicionar com a sumador: S = 9H (1001), i M = L, per a realitzar operacions aritmètiques.

SOLUCIÓ 2. (Una de les possibles solucions)

Realitzem la funció addició que fa la ALU74181 amb blocs full adder.

La solució (pàgina següent) sembla més simple, però és un esquema teòric. Quan vulguem realitzar-lo de forma pràctica, poc quedar un esquema molt més complex que amb la ALU.

5 Analitzeu el funcionament del circuit següent.

1. Des d'una planta industrial, es reben codificades en binari dues temperatures T_A i T_B corresponents a dos punts diferents d'un procés de fabricació d'un producte químic. Per a simplificar el disseny, suposarem que la informació sobre cada temperatura està codificada en 4 bits, des de 0000 fins a 1111 (0H a FH).
2. En el plafó d'instrumentació, hi ha els següents indicadors:

• Display set segments que ens indica T_A i T_B, canviant cada 2 segons la mesura indicada de forma cíclica (ara T_A, ara T_B).
• Indicador de la temperatura (A o B) visualitzada en cada moment. pot ser un Led o un altre display set segments.
• Display set segments que indica la temperatura mitjana en cada moment:
• Led indicador de la condició T_A > T_B.

1. El disseny del projecte comprèn dues parts:

• Disseny del circuit que realitza les tres funcions esmentades en el punt 2.
• Disseny dels elements complementaris (que no formen part del circuit) necessaris per a verificar el seu correcte funcionament (per exemple, indicadors extres, polsadors i interruptors, etc.) incorporats al circuit provisionalment.

Notes:

1. Entrades i sortides de l'esquema que s'ha de projectar:



2. Per a realitzar la temporització de 2 segons, és pot utilitzar el generador del EWB d'ona quadrada posicionada a una freqüència de 0,25 Hz (i període, per tant, de 4 s), un factor de treball d del 50% (2 s per a cada presentació de temperatura) i tensió de pic de 5V (valors TTL)